5、负反馈种类（电压并联反馈，电流反馈，电压反馈和电流并联反馈）；负反 馈的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非 线性失真，有效地扩展放大器的通频带，自动调节作用）（未知）
9、基本放大电种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺 点，特别是广泛采用差分结构的原因。（未知）
12、画出由运放构成加法、减法、微分、积分运算的电原理图。并画出一个晶体管级的 运放电。（仕兰微电子）
14、给出一个简单电，让你分析输出电压的特性（就是个积分电），并求输出端某点 的 rise/ll时间。(Infineon笔试试题)
15、电阻R和电容C，输入电压为R和C之间的电压，输出电压分别为C上电压和R上电 压，要求制这两种电输入电压的频谱，判断这两种电何为高通滤波器，何为低通滤 波器。当RCT时，给出输入电压波形图，绘制两种电的输出波形图。（未知）
19、在CMOS电中，要有一个单管作为开关管精确传递模拟低电平，这个单管你会用P管 还是N管，为什么？（仕兰微电子）
21、电压源、电流源是集成电中经常用到的模块，请画出你知道的线结构，简单描述 其优缺点。（仕兰微电子）
面试题）24、晶体振荡器,好像是给出振荡频率让你求周期(应该是单片机的,12分之一周期....) （华为
31、一电源和一段传输线相连（长度为L,传输时间为T），画出终端处波形，考虑传输线 无损耗。给出电源电压波形图，要求绘制终端波形图。（未知）
35、实际工作所需要的一些技术知识(面试容易问到)。如电的低功耗，稳定，高速如何做到，调运放，布版图注意的地方等等,一般会针对简历上你所写做过的东西具体问，肯定会问得很细（所以别把什么都写上，精通之类的词也别用太多了），这个东西各个人就 不一样了，不好说什么了。（未知） {{分页}}
硬件上，要用oc门来实现，由于不用 oc门可能使灌电流过大，而烧坏逻辑门。 同时在输出端口应加一个上拉电阻。4、什么是Setup 和Holdup时间？（汉王笔试）
Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发 器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。 保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果hold time 不够，数据同样不能被打入触发器。
建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信 号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现 metastability的情况。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时 间，那么超过量就分别被称为建立时间裕量和保持时间裕量。
在组合逻辑中，由于门的输入信号通中经过了不同的延时，导致到达该门的时间不一致叫竞争。产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。
常用逻辑电平：12V，5V，3.3V；TTL和CMOS不可以直接互连，由于TTL是在0.3-3.6V之间，而CMOS则是有在12V的有在5V的。CMOS输出接到TTL是可以直接互连。TTL接到CMOS需要在输出端口加一上拉电阻接到5V或者12V。
15、给了reg的setup,hold时间，求中间组合逻辑的delay范围。（飞利浦－大唐笔试）
16、时钟周期为T,触发器D1的建立时间最大为T1max，最小为T1min。组合逻辑电最大延
迟为T2max,最小为T2min。问，触发器D2的建立时间T3和保持时间应满足什么条件。（华
36、给一个表达式f=x+x+xx+x用最少数量的与非门实现（实际上就是化
38、为了实现逻辑（A XOR B）OR （C AND D），请选用以下逻辑中的一种，并说明为什
42、A,B,C,D,E进行投票，多数服从少数，输出是F（也就是如果A,B,C,D,E中1的个数比0
画出fsm（有限状态机）；（2）用verilog编程，语法要符合fpga设计的要求；（3）设计
75、用verilog/vddl检测stream中的特定字符串（分状态用状态机写）。（飞利浦－大唐
76、用verilog/vhdl写一个fifo控制器(包括空，满，半满信号)。（飞利浦－大唐笔试）
－14b)，问你有什么办法提高refresh time，总共有5个问题，记不起来了。（降低温
制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线、什么叫做OTP片、掩膜片，两者的区别何在？（仕兰微面试题目）
逻辑综合工具可以将设计思想vhd代码成对应一定工艺手段的门级电；将初级仿真 中所没有考虑的门沿（gates delay）反标到生成的门级网表中,返回电仿真阶段进行再 仿真。最终仿真结果生成的网表称为物理网表。
13、是否接触过自动布局布线？请说出一两种工具软件。自动布局布线需要哪些基本元 素？（仕兰微面试题目）
15、列举几种集成电典型工艺。工艺上常提到0.25,0.18指的是什么？（仕兰微面试题 目）
22、什么是NMOS、PMOS、CMOS？什么是增强型、耗尽型？什么是PNP、NPN？他们有什么差
24、画出CMOS晶体管的CROSS-OVER图（应该是纵剖面图），给出所有可能的传输特性和转
P2.3参加译码，基本地址范围为3000H-3FFFH。该2716有没有重叠地址？根据是什么？若
ISA/PCI/AGP插槽、ECC纠错等支持。南桥芯片则提供对KBC（键盘控制器）、RTC（实时时
8xx系列芯片组就是这类芯片组的代表，它将一些子系统如IDE接口、音效、MODEM和USB直
接接入主芯片，能够提供比PCI总线、如果简历上还说做过cpu之类，就会问到诸如cpu如何工作，流水线之类的问题。
7、sketch 连续正弦信号和连续矩形波(都有图)的傅立叶变换 。（Infineon笔试试题）
12、某程序在一个嵌入式系统（200M CPU，50M SDRAM）中已经最优化了，换到零一个系
27、一个农夫发现围成正方形的围栏比长方形的节省4个木桩但是面积一样.羊的数目和正 方形围栏的桩子的个数一样但是小于36，问有多少羊？（威盛）
31、给出一个堆栈的结构，求中断后显示结果，主要是考堆栈压入返回地址存放在低端地 址还是高端。（未知）
33、设计一个类，使得该类任何形式的派生类无论怎么定义和实现，都无法产生任何对象 实例。（IBM）
3、说出你的理想。说出你想达到的目标。 题目是英文出的，要用英文回答。（威盛VIA 2003.11.06 上海笔试试题）
4、我们将研发人员分为若干研究方向，对协议和算解（主要应用在网络通信、图象 语音压缩方面）、电子系统方案的研究、用MCU、DSP编程实现电功能、用ASIC设计技术 设计电（包括MCU、DSP本身）、电功能模块设计（包括模拟电和数字电）、集成 电后端设计（主要是指综合及自动布局布线技术）、集成电设计与工艺接口的研究。
推荐：
网友评论 ()条 查看